Informatica - Architettura hardware

Uno sguardo a come il computing in-memory sta cambiando l'elaborazione dei dati.

Scopri come SNN e FPGA creano soluzioni AI efficienti.

Si propone un metodo per proteggere i layout NoC da accessi non autorizzati.

Uno sguardo ai sistemi numerici alternativi che migliorano le prestazioni e l'efficienza delle DNN.

La tecnologia CIM migliora la velocità di campionamento MCMC e l'efficienza energetica per analisi di dati complessi.

Un modello semplice migliora la selezione del prefetcher, aumentando le prestazioni fino al 25%.

L'eGPU migliora le capacità di elaborazione soft all'interno delle FPGA per diverse applicazioni.

Il calcolo approssimato bilancia qualità ed efficienza nel panorama tecnologico di oggi.

Il computing approssimato migliora l'efficienza e fa risparmiare energia in diverse applicazioni.

Le isole di sicurezza potenziano i dispositivi HPC per applicazioni critiche come le auto a guida autonoma.

Il framework MARS ottimizza le reti neurali profonde su sistemi multi-acceleratore.

Il computing neuromorfico offre nuovi modi per elaborare i dati ispirati al cervello umano.

Un nuovo approccio migliora la moltiplicazione polinomiale modulare per l'elaborazione sicura dei dati.

Uno sguardo a come il reservoir computing affronta le sfide dei dati dipendenti dal tempo.

MASE semplifica e accelera lo sviluppo di acceleratori ML per i modelli di machine learning moderni.

BearingPGA-Net offre un modo efficiente per diagnosticare i guasti nei cuscinetti utilizzando la tecnologia FPGA.

Nuovi codici migliorano l'affidabilità dei dispositivi di memoria contro gli errori soft in modo efficace.

Esplorando i rischi di perdite di dati nei sistemi integrati CPU-GPU.

PATRONoC migliora l'efficienza del trasferimento dei dati nelle applicazioni di deep learning.

Gli e-graph semplificano i processi di verifica per i circuiti di datapath, migliorando l'efficienza e l'accuratezza.

Questo articolo parla dei vantaggi e delle sfide dello STT-MRAM per le reti neurali profonde.

iEDA offre una piattaforma open-source per semplificare i processi di design dei chip.

Un nuovo pianificatore automatico migliora le prestazioni per l'elaborazione delle immagini sui dispositivi edge.

Il nuovo sistema hardware migliora la velocità e l'efficienza dell'inferenza GNN per applicazioni in tempo reale.

SoftFlow aiuta a individuare problemi di sicurezza nella progettazione di dispositivi elettronici, proteggendo dati sensibili.

PPIMCE migliora le prestazioni nella gestione sicura dei dati senza compromettere la privacy.

Questo articolo parla delle sfide della sicurezza della memoria e di una nuova soluzione: il Data-Pointer Tagging.

LibPreemptible migliora la programmazione nelle app cloud, riducendo i ritardi e potenziando le prestazioni.

Una nuova serie di conferenze si concentra sull'educazione al software e ai sistemi quantistici.

Un nuovo modulo di elaborazione migliora il calcolo con i numeri posit.

Yak semplifica il design dei circuiti asincroni con funzionalità facili da usare e collaborazione open-source.

Nuovi design migliorano l'efficienza e l'uso dell'energia nei processori neuromorfici.

Un nuovo design del moltiplicatore Dadda migliora la velocità e l'efficienza nei sistemi digitali.

Questo articolo analizza come i checkpoint migliorano il recupero del software durante il test di iniezione di guasti.

Il nuovo design SRAM migliora l'efficienza e la sicurezza per i dispositivi moderni.

La crittografia post-quantistica sviluppa nuovi metodi per proteggere i dati dagli attacchi quantistici.

Il Web 3.0 cambia come interagiamo online, dando agli utenti più controllo sui propri dati.

Uno studio rivela come l'orientamento del chip influisca sulle prestazioni dei PUF basati su SRAM.

Esplorare l'uso degli FPGA nell'analisi dei segnali del cuore per una diagnosi migliore.

SEER automatizza la progettazione hardware efficiente a partire da programmi software di alto livello.