Informatica - Architettura hardware

Uno sguardo ai progressi nella tecnologia di comunicazione THz per l'IoT.

Scopri come gli accumulatori a bassa precisione migliorano le prestazioni delle DNN senza compromettere l'accuratezza.

I ricercatori migliorano l'efficienza della mappatura dei letti usando algoritmi e hardware innovativi.

Sfruttare l'efficienza energetica nei sistemi industriali per prestazioni ottimali e sostenibilità.

Esaminando la relazione in evoluzione tra i produttori di DRAM e i consumatori.

Scopri come ACADL semplifica la modellazione per gli acceleratori hardware per AI.

Strategie efficaci per gestire gli errori di perdita per migliorare le prestazioni quantistiche.

HEANA accelera i compiti CNN con una velocità e un'efficienza energetica migliorate.

Esplorando come gli MRR stanno rimodellando il computing per i compiti di deep learning.

Uno studio su come migliorare la mappatura dei task nei CGRA usando metodi SAT.

Esaminare i problemi di efficienza energetica nell'addestramento dei sistemi di intelligenza artificiale e le potenziali soluzioni.

Un attacco cache innovativo sfrutta le politiche di sostituzione per far trapelare informazioni sensibili.

La ricerca mostra come limitare la potenza delle GPU può ridurre il consumo energetico e le temperature.

Secure Scattered Memory protegge i contenuti dei dati e i modelli di accesso in modo efficace.

Un nuovo framework migliora le prestazioni delle GNN usando sistemi di Processing-In-Memory.

Una nuova prospettiva per scoprire minacce nascoste nel design dell'hardware.

GraphMatch offre un modo più veloce per trovare sottografi corrispondenti usando FPGA.

Un nuovo approccio riduce i rischi di RowHammer in DRAM con costi contenuti.

Questo articolo parla del disturbo da lettura nel DRAM e presenta una nuova soluzione.

Un nuovo metodo migliora l'efficienza delle reti residue sugli FPGA.

Questo articolo parla di un sistema flessibile per elaborare i dati in modo efficiente nella DRAM.

Uno sguardo ai PUF e al loro ruolo nella sicurezza IoT.

Un nuovo modello migliora l'analisi temporale per una progettazione efficace dei circuiti digitali.

Nuovi metodi di simulazione RTL parallela stanno accelerando i processi di design hardware complessi.

Un nuovo metodo per creare gestori di memoria personalizzati migliora le prestazioni e l'efficienza dell'applicazione.

La verifica dei tempi è fondamentale per un design affidabile dei circuiti digitali con le nuove tecnologie.

L'EDA nativa AI trasforma i processi di design dei circuiti con modelli di circuiti grandi.

TCAM-SSD permette di elaborare i dati più velocemente direttamente nei dispositivi di archiviazione.

Nuovi metodi migliorano la velocità e l'efficienza dell'addestramento per i modelli di linguaggio grandi.

Nuovi metodi migliorano l'efficienza del deep learning sull'hardware strutturato.

Nuovi metodi migliorano le prestazioni dei modelli linguistici ottimizzando l'uso della memoria.

Scopri le ultime novità nella correzione degli errori per le tecnologie di memoria moderne.

Un nuovo metodo migliora la modellazione del consumo energetico nei data center.

Un nuovo design migliora la sicurezza del veicolo tramite sistemi avanzati di rilevamento delle intrusioni.

Ti presento DG-RePlAce, uno strumento che migliora le attività di collocamento per gli acceleratori di machine learning.

HDLdebugger automatizza e semplifica il processo di debugging del codice HDL per gli ingegneri.

Un nuovo approccio che combina la potatura dei pesi e dei token per un'elaborazione delle immagini efficiente.

Un nuovo metodo migliora la previsione dell'accesso alla memoria e riduce le transazioni DRAM inutili.

SiNPhAR usa il nitruro di silicio per migliorare l'accelerazione fotonica nei compiti di deep learning.

Ottimizzare le prestazioni delle CNN sulle FPGA tramite tecniche di gestione della memoria.