Informática - Arquitectura de hardware

Simopt mejora el diseño de FPGA aprovechando datos de simulación para un mejor rendimiento.

MINT ofrece una forma económica de abordar el problema de Rowhammer en la DRAM.

Nuevas estrategias buscan proteger el DRAM de vulnerabilidades de memoria.

Un nuevo método mejora la eficiencia de los LLM en la creación de diseños de hardware complejos.

Un nuevo marco mejora la generación de código RTL a través de la aumentación de conjuntos de datos y la autorreflexión.

Un enfoque innovador para mejorar la calidad de imagen en la transmisión de datos satelitales.

Un nuevo marco busca reforzar la seguridad de los dispositivos IoT contra amenazas de canal lateral.

SuperFlow mejora el diseño de circuitos superconductores para una mejor eficiencia y rendimiento.

Una guía de cómo las CNN mejoran el procesamiento y reconocimiento de imágenes.

Una comparación de KANs y MLPs en rendimiento de clasificación y eficiencia de hardware.

RoSE-Opt automatiza el diseño de circuitos analógicos para mejorar la eficiencia y la fiabilidad.

Una mirada a la tecnología de Array Convolucional de Píxeles Programables en Campo y su impacto.

Un nuevo diseño de sumador mejora la eficiencia en el hardware de aprendizaje profundo.

Un nuevo método mejora la verificación para los procesadores RISC-V modernos, asegurando la corrección del diseño.

Una mirada al nuevo diseño de memoria multi-puerto flexible para dispositivos modernos.

Explorando la naturaleza flexible y las aplicaciones de las redes neuronales líquidas.

Un nuevo método mejora la protección de los diseños de circuitos integrados mediante un marcado eficiente.

Blink ofrece una forma más rápida de diseñar sistemas de monitoreo de energía, mejorando la eficiencia.

Un marco mejora la gestión de energía en modelos de lenguaje grandes sin perder rendimiento.

Nuevos métodos buscan ejecutar modelos potentes en hardware limitado de manera eficiente.

Explorando dispositivos mejorados para una mejor interacción con modelos de lenguaje grandes.

Un simulador potente diseñado para mejorar el entrenamiento de coches autónomos a través de la generación rápida de escenarios.

El Movimiento de Entrada Triangular mejora la eficiencia en redes neuronales convolucionales.

Un nuevo modelo alinea la programación con hardware neuromórfico para mejorar la eficiencia.

Una mirada a cómo funcionan las Redes Neuronales de Grafos y su importancia.

Un nuevo sistema mejora la gestión de emergencias en ciudades que enfrentan desafíos de infraestructura.

MetaWearS mejora los dispositivos portátiles con actualizaciones eficientes y menos datos.

Un nuevo enfoque mejora la eficiencia energética y la velocidad de procesamiento en las CNN.

El marco throttLL'eM reduce el consumo de energía mientras asegura respuestas rápidas.

Usando FPGAs y herramientas HLS para mejorar los cálculos de FTLE en dinámicas de fluidos.

Explorando el potencial de tinyML en la tecnología cotidiana.

Un nuevo marco simplifica los procesos de compilador para aceleradores de tensores usando LLMs.

Explorando los beneficios de la computación criogénica y superconductora para mejorar la velocidad y eficiencia.

Nuevo marco para NPUs mejora el uso de recursos y reduce costos.

Deeploy simplifica la implementación de modelos de lenguaje pequeños en microcontroladores, mejorando la accesibilidad de la IA.

Un método para predecir los requerimientos de FPGA para redes neuronales antes de construirlas.

Un estudio revela vulnerabilidades en el bloqueo lógico que afectan la seguridad de los datos.

Una mirada a los métodos de detección de fallos para un rendimiento fiable del sistema.

Nuevos métodos mejoran la velocidad y eficiencia de NeRF para renderizar imágenes de alta calidad.

Diseños innovadores de sumadores cuánticos mejoran el rendimiento en entornos ruidosos.