Simple Science

Ciencia de vanguardia explicada de forma sencilla

# Informática# Arquitectura de hardware

Avances en la tecnología SRAM para computación segura

Nuevo diseño de SRAM mejora la eficiencia y seguridad para dispositivos modernos.

― 6 minilectura


SRAM mejorado paraSRAM mejorado paracomputación seguravelocidad y protege los datos.El diseño innovador de SRAM aumenta la
Tabla de contenidos

En nuestro mundo moderno, la seguridad y la eficiencia en la informática son super importantes, especialmente en los dispositivos que se conectan a internet. Estos dispositivos a menudo tienen energía y recursos limitados, así que hay que encontrar soluciones que sean rápidas y eficientes en cuanto a energía. Una forma de lograr esto es usando tipos especiales de memoria llamados SRAM, o memoria de acceso aleatorio estática. Esta memoria es rápida y se usa mucho en cosas como cachés de CPU. Sin embargo, hay desafíos cuando se trata de proteger los datos almacenados en SRAM.

La Necesidad de Memoria Segura y Eficiente

Con el auge del Internet de las Cosas (IoT) y la inteligencia artificial (IA), los dispositivos necesitan formas más inteligentes de procesar y almacenar datos. Estos dispositivos tienen que poder realizar tareas complejas rápidamente sin gastar demasiada energía. Las redes neuronales binarizadas (BNNs) son una tecnología que ayuda a satisfacer esta demanda. Están diseñadas para trabajar con formatos de datos más simples, lo que las hace más rápidas y menos exigentes en cuanto a energía.

Sin embargo, realizar operaciones clave, como XOR (o exclusivo), en la memoria puede ser complicado. Las configuraciones comunes a menudo solo permiten usar dos filas de memoria a la vez, lo que limita su eficiencia. Un diseño mejor permitiría usar múltiples filas, mejorando significativamente el rendimiento.

Los Desafíos con los Diseños Actuales

Los diseños actuales de SRAM enfrentan varios problemas. Por un lado, a menudo almacenan información sensible, lo que los hace vulnerables a varios ataques que pueden comprometer la seguridad de los datos. Algunos ataques pueden explotar las propiedades de los datos almacenados, permitiendo el acceso no autorizado a información sensible. Otras vulnerabilidades pueden surgir de la forma en que está estructurada la memoria, llevando a problemas como la impresión de datos o la remanencia de datos.

La impresión de datos sucede cuando la información de una operación influye en una operación posterior, mientras que la remanencia de datos ocurre cuando datos antiguos siguen siendo accesibles incluso después de que deberían haber sido eliminados. Ambos problemas pueden llevar a riesgos de seguridad, especialmente en sistemas que dependen de datos sensibles.

Soluciones Propuestas para Mejorar SRAM

Para abordar estas preocupaciones de seguridad y eficiencia, se ha desarrollado un nuevo tipo de celda SRAM. Este diseño permite procesar múltiples filas de datos simultáneamente en lo que se llama una forma “masivamente paralela”. Esto significa que, en lugar de trabajar solo con dos filas a la vez, se puede utilizar toda la matriz de memoria para operaciones como XOR de una sola vez. Esto mejora mucho la velocidad y eficiencia al usar la SRAM.

Características del Nuevo Diseño de SRAM

El nuevo diseño de SRAM incorpora componentes adicionales que ayudan a realizar operaciones de manera segura y eficiente. Cuenta con nueve transistores en lugar de los seis habituales. Esta circuitería extra permite un mejor procesamiento de datos binarios y ayuda a evitar problemas asociados con los diseños tradicionales de SRAM.

En particular, este diseño permite un cambio rápido o voltear de los datos almacenados. Al modificar los valores en la memoria de forma rápida y frecuente, el sistema puede protegerse contra accesos no autorizados, dificultando que los atacantes exploten los datos almacenados en la memoria.

Funcionalidad de la SRAM 9T

La SRAM propuesta puede operar en diferentes modos.

Modo Normal

En operación normal, la SRAM aún puede leer y escribir datos como una celda SRAM típica. Las funciones añadidas no afectan sus habilidades principales; solo funciona más rápido y de manera más segura.

Modo de Operación XOR

Al realizar operaciones XOR, la SRAM puede combinar rápidamente datos de múltiples filas. Esto se logra a través de un proceso de dos pasos que utiliza las características especiales del nuevo diseño del circuito. Durante este proceso, los valores de diferentes bits pueden ser manipulados simultáneamente, permitiendo un procesamiento ágil y eficiente.

Modo de Cambio de Datos

Además, el diseño permite un modo de cambio de datos. En este modo, la memoria puede voltear completamente su contenido en un solo ciclo, reiniciando efectivamente sus valores. Esta función ayuda a mantener la seguridad al reducir las posibilidades de filtraciones de datos no intencionadas y ataques.

Modo de Borrado

Adicionalmente, la SRAM puede borrar su contenido de manera eficiente. Esto significa que si hay una amenaza o una indicación de que datos sensibles podrían estar comprometidos, el sistema puede limpiar rápidamente el contenido, manteniendo la integridad de los datos.

Mejoras de Rendimiento

El nuevo diseño promete mejoras significativas sobre la SRAM tradicional. Las pruebas muestran que tiene niveles de consumo de energía comparables mientras también mejora el rendimiento. Con las funcionalidades añadidas de operaciones XOR, cambio de datos y borrado seguro, se destaca como una solución versátil para aplicaciones de computación segura.

Resultados de Simulación

Las simulaciones de este nuevo diseño de SRAM demostraron que agregar transistores extra no afecta negativamente el rendimiento. Los márgenes de ruido, que miden cuán bien la SRAM puede mantener sus valores bajo diferentes condiciones, permanecen estables. Esto muestra que el diseño es robusto y puede manejar perturbaciones externas sin perder la integridad de los datos.

Además, la capacidad de realizar operaciones XOR a gran escala permite que la nueva SRAM maneje tareas complejas más eficazmente que los modelos anteriores. Esta capacidad es esencial en aplicaciones que pueden requerir un procesamiento intensivo de datos, como en cargas de trabajo de IA.

Conclusión

En conclusión, la SRAM 9T recién diseñada ofrece una solución prometedora para el futuro de la memoria segura y eficiente en la computación. Al permitir operaciones masivamente paralelas y ofrecer características de seguridad robustas, este diseño satisface las crecientes demandas de aplicaciones en IA y IoT. A medida que nuestra tecnología avanza y aumenta la necesidad de procesamiento rápido y seguro de datos, innovaciones como esta serán clave para asegurar que nuestros dispositivos puedan enfrentar los desafíos que vienen. El equilibrio entre rendimiento, eficiencia energética y seguridad establece el escenario para una nueva ola de tecnologías informáticas que pueden manejar las complejidades de nuestro mundo conectado.

Fuente original

Título: A 9 Transistor SRAM Featuring Array-level XOR Parallelism with Secure Data Toggling Operation

Resumen: Security and energy-efficiency are critical for computing applications in general and for edge applications in particular. Digital in-Memory Computing (IMC) in SRAM cells have widely been studied to accelerate inference tasks to maximize both throughput and energy efficiency for intelligent computing at the edge. XOR operations have been of particular interest due to their wide applicability in numerous applications that include binary neural networks and encryption. However, existing IMC circuits for XOR acceleration are limited to two rows in a memory array and extending the XOR parallelism to multiple rows in an SRAM array has remained elusive. Further, SRAM is prone to both data imprinting and data remanence security issues, which poses limitations on security . Based on commerical Globalfoundries 22nm mode, we are proposing a novel 9T SRAM cell such that multiple rows of data (entire array) can be XORed in a massively parallel single cycle fashion. The new cell also supports data-toggling within the SRAM cell efficiently to circumvent imprinting attacks and erase the SRAM value in case of remanence attack.

Autores: Zihan Yin, Annewsha Datta, Shwetha Vijayakumar, Ajey Jacob, Akhilesh Jaiswal

Última actualización: 2023-08-11 00:00:00

Idioma: English

Fuente URL: https://arxiv.org/abs/2309.03204

Fuente PDF: https://arxiv.org/pdf/2309.03204

Licencia: https://creativecommons.org/licenses/by/4.0/

Cambios: Este resumen se ha elaborado con la ayuda de AI y puede contener imprecisiones. Para obtener información precisa, consulte los documentos originales enlazados aquí.

Gracias a arxiv por el uso de su interoperabilidad de acceso abierto.

Más de autores

Artículos similares