Informatique - Architecture matérielle

Des chercheurs améliorent l'efficacité du mapping des lectures grâce à des algorithmes et du matériel innovants.

Exploiter l'efficacité énergétique dans les systèmes industriels pour des performances optimales et une durabilité.

Examen de la relation en évolution entre les producteurs de DRAM et les consommateurs.

Découvrez comment ACADL simplifie la modélisation pour les accéléra­teurs matériels d'IA.

Stratégies efficaces pour gérer les erreurs de fuite pour améliorer la performance quantique.

HEANA accélère les tâches CNN avec une meilleure vitesse et efficacité énergétique.

Explorer comment les MRR redessinent l'informatique pour les tâches d'apprentissage profond.

Une étude sur l'amélioration du mapping de tâches dans les CGRAs en utilisant des méthodes SAT.

Examiner les problèmes d'efficacité énergétique dans la formation des systèmes d'IA et les solutions potentielles.

Une nouvelle attaque par cache exploite les politiques de remplacement pour fuites d'infos sensibles.

Des recherches montrent comment limiter la puissance des GPU peut réduire la consommation d'énergie et les températures.

La mémoire éparpillée sécurisée protège efficacement le contenu des données et les modèles d'accès.

Un nouveau cadre améliore la performance des GNN en utilisant des systèmes de traitement en mémoire.

Une nouvelle façon de dénicher des menaces cachées dans la conception matérielle.

GraphMatch propose un moyen plus rapide de trouver des sous-graphes correspondants en utilisant des FPGA.

Une nouvelle approche réduit les risques de RowHammer dans la DRAM à moindre coût.

Cet article parle de la perturbation de lecture dans la DRAM et présente une nouvelle solution.

Une nouvelle méthode améliore l'efficacité des réseaux résiduels sur les FPGA.

Cet article parle d'un système flexible pour traiter les données efficacement dans la DRAM.

Un aperçu des PUFs et de leur rôle dans la sécurité IoT.

Un nouveau modèle améliore l'analyse temporelle pour un design de circuits numériques efficace.

De nouvelles méthodes de simulation RTL parallèles accélèrent les processus de conception matériel complexes.

Une nouvelle méthode pour créer des gestionnaires de mémoire personnalisés améliore la performance et l'efficacité des applications.

La vérification du timing est super importante pour concevoir des circuits numériques fiables avec la technologie qui avance.

L'EDA natif AI transforme les processus de conception de circuits avec de grands modèles de circuits.

TCAM-SSD permet un traitement des données plus rapide directement dans les dispositifs de stockage.

De nouvelles méthodes améliorent la vitesse et l'efficacité de l'entraînement pour les grands modèles de langage.

De nouvelles méthodes améliorent l'efficacité de l'apprentissage profond sur du matériel structuré.

De nouvelles méthodes améliorent la performance des modèles de langue en optimisant l'utilisation de la mémoire.

Découvrez les dernières avancées en matière de correction d'erreurs pour les technologies de mémoire modernes.

Une nouvelle méthode améliore la modélisation de la consommation d'énergie dans les centres de données.

Un nouveau design améliore la sécurité des véhicules grâce à des systèmes avancés de détection d'intrusion.

Présentation de DG-RePlAce, un outil qui améliore les tâches de placement pour les accélérateurs de machine learning.

HDLdebugger automatise et simplifie le processus de débogage du code HDL pour les ingénieurs.

Une nouvelle approche combinant la taille et le pruning de tokens pour un traitement d'image efficace.

Une nouvelle méthode améliore la prédiction d'accès à la mémoire et réduit les transactions DRAM inutiles.

SiNPhAR utilise le nitrure de silicium pour améliorer l'accélération photonique dans les tâches d'apprentissage profond.

Optimiser la performance des CNN sur des FPGA grâce à des techniques de gestion de la mémoire.

Apprends comment l'IEEE 1394 assure une transmission de données fiable grâce à sa structure en couches.

Un nouveau modèle améliore la prédiction de la conception de circuits grâce à des hypergraphes dirigés.