Últimos artículos para Diseño de hardware

Explorando nuevos métodos en la estimación de canales para mejorar la precisión de la comunicación inalámbrica.

Un nuevo enfoque mejora la simulación de aprendizaje profundo en el diseño de hardware.

Comparando AMD/Xilinx Versal ACAP y Intel Stratix 10 NX en tareas de deep learning.

Un nuevo enfoque de computación mejora el rendimiento y la eficiencia en sistemas embebidos.

Explorando métodos para evaluar la fiabilidad del programa en chips pequeños y rápidos.

Nuevos algoritmos mejoran los diseños de circuitos para cálculos más rápidos.

Aprende cómo la tecnología de chiplets está transformando el diseño de hardware de IA para una mejor eficiencia.

Un nuevo método mejora la detección de vulnerabilidades microarquitectónicas en sistemas informáticos.

Nuevos métodos mejoran la eficiencia en el diseño de circuitos digitales usando ACD.

Un nuevo modelo mejora la predicción de la calidad del diseño en el desarrollo de hardware.

Un nuevo marco mejora el procesamiento de redes neuronales convolucionales en dispositivos con recursos limitados.

Este artículo evalúa la efectividad de los modelos de lenguaje grandes en la creación de afirmaciones de hardware.

Un nuevo conjunto de instrucciones mejora el rendimiento en tareas de transmisión de datos.

Un nuevo marco mejora la compatibilidad del código C/C++ para la síntesis de hardware.

Un nuevo método mejora la precisión de la generación de código HDL usando LLMs.

MaskedHLS ofrece una solución para crear hardware seguro que protege contra ataques de canal lateral de potencia.

Un nuevo algoritmo simplifica las operaciones de módulo, lo que es útil para la criptografía y los cálculos de primos.

Nuevos métodos mejoran la eficiencia en redes neuronales profundas, reduciendo el consumo de energía y aumentando la velocidad.

Una visión general de los temas clave en el diseño de hardware de computación especializado.

AutoVCoder mejora la capacidad de los LLMs para generar código Verilog de alta calidad de manera efectiva.

Un nuevo marco mejora la generación de código RTL a través de la aumentación de conjuntos de datos y la autorreflexión.

Un nuevo enfoque mejora la eficiencia energética y la velocidad de procesamiento en las CNN.

Usando FPGAs y herramientas HLS para mejorar los cálculos de FTLE en dinámicas de fluidos.

Un estudio revela vulnerabilidades en el bloqueo lógico que afectan la seguridad de los datos.

VerilogCoder usa IA para simplificar y mejorar las tareas de diseño de hardware.

Aprende cómo las técnicas dinámicas mejoran el rendimiento y la adaptabilidad del hardware.

Explorando la integración de LLMs en la Síntesis de Alto Nivel para una creación de hardware efectiva.

Un nuevo estándar evalúa la capacidad de los LLMs para generar código Verilog.

Takum aritmética ofrece mejor precisión y eficiencia que los sistemas tradicionales.

La arquitectura innovadora mejora la eficiencia en el aprendizaje profundo a través de la computación óptica.

Un nuevo marco mejora el procesamiento de redes neuronales para la investigación científica.

AIvril mejora la generación de código RTL mediante la verificación automatizada de la sintaxis y la verificación funcional.

El solucionador qSAT utiliza métodos cuánticos para la verificación eficiente del diseño de hardware.

Un nuevo enfoque mejora el diseño de circuitos de hardware usando aprendizaje automático.

Explorando neuronas espintrónicas de bajo consumo para una computación de IA eficiente.

Nuevos métodos en la ecualización turbo mejoran la recepción de señales y reducen la complejidad.

Nuevo diseño mejora la fiabilidad y seguridad de los dispositivos IoT usando tecnología PUF.

Un nuevo enfoque mejora el rendimiento de los modelos de aprendizaje profundo en medio del ruido.

Optimizando DNNs con cuantización en potencias de dos para dispositivos con recursos limitados.

Las FPGAs ofrecen flexibilidad pero introducen riesgos de seguridad importantes que hay que abordar.