Acelerando cálculos de dinámica de fluidos con FPGAs

Las FPGAS, o Redes de Puertas Programables en Campo, son chips de computadora especiales que se pueden programar para realizar tareas específicas. Están ganando popularidad para acelerar cálculos científicos. Un área donde las FPGAs muestran promesa es en la dinámica de fluidos, que estudia cómo se mueven y comportan los fluidos como el agua o el aire. Un cálculo específico en este campo es el Exponente de Lyapunov en Tiempo Finito (FTLE). Este cálculo ayuda a los investigadores a analizar el movimiento de los fluidos de manera más efectiva.

El objetivo de nuestro trabajo es usar FPGAs para acelerar el cálculo de FTLE utilizando herramientas de Síntesis de Alto Nivel (HLS). Las herramientas HLS permiten a los programadores escribir código en C o C++ para crear descripciones de hardware, que luego se pueden usar para programar FPGAs. Este proceso facilita el diseño y la optimización del hardware necesario para los cálculos.

#¿Qué es la Síntesis de Alto Nivel?

La Síntesis de Alto Nivel es un método usado para convertir lenguajes de programación de alto nivel en descripciones de hardware. Por ejemplo, Xilinx proporciona una herramienta llamada Vitis HLS que ayuda a la gente a diseñar sistemas FPGA usando C++. Esto permite a los desarrolladores concentrarse en los elementos principales del diseño, como estructurar y optimizar su código para ser eficiente. Las herramientas HLS pueden manejar automáticamente muchas tareas complejas que, de otro modo, requerirían un conocimiento detallado de lenguajes de programación de hardware, como VHDL o Verilog.

Usando HLS, los diseñadores pueden implementar capacidades como el Pipelining, que es una técnica que permite que múltiples operaciones ocurran al mismo tiempo. Esto es crucial para tareas que implican cálculos pesados, como la dinámica de fluidos. HLS también ayuda a elegir las mejores maneras de realizar operaciones matemáticas, lo cual es importante ya que diferentes métodos pueden llevar diferentes cantidades de tiempo y recursos.

#Beneficios de las herramientas HLS

Usar herramientas HLS tiene varias ventajas. Primero, simplifica el proceso de diseñar hardware ya que los programadores pueden trabajar con lenguajes de programación familiares. Esto reduce la probabilidad de cometer errores que a menudo vienen con tareas de programación de hardware más complejas.

Segundo, las herramientas HLS pueden mejorar la portabilidad del código, lo que significa que el mismo código puede usarse en diferentes plataformas sin necesitar cambios importantes. Esto es especialmente útil para científicos e ingenieros que necesitan ejecutar simulaciones en varios setups de hardware.

Por último, las herramientas HLS pueden ayudar a optimizar algoritmos para tareas específicas. Por ejemplo, pueden encontrar la mejor manera de implementar funciones matemáticas, lo que potencialmente hace que los cálculos sean más rápidos y menos exigentes en recursos.

#Implementando FTLE en FPGA

En nuestro estudio, nos enfocamos en implementar el cálculo de FTLE en un FPGA utilizando Vitis HLS. Comenzamos con una versión simple del algoritmo FTLE, pero encontramos que tenía problemas de rendimiento al ser traducido al FPGA. El código inicial era demasiado complejo para que la herramienta lo optimizara efectivamente.

Para mejorar esto, apuntamos a características de hardware específicas, como un sistema de memoria de cuatro bancos que es común en FPGAs modernas. Con algunos ajustes, logramos aumentar el rendimiento del algoritmo 2D a 125 millones de puntos por segundo y del algoritmo 3D a aproximadamente 59.5 millones de puntos por segundo.

Sin embargo, rápidamente nos dimos cuenta de que esta implementación no estaba utilizando al máximo las capacidades del FPGA. El ancho de banda de la memoria estaba subutilizado, lo que significaba que el sistema podía manejar más datos, pero no lo estábamos llevando al límite.

#Rediseñando el enfoque

Reconociendo la subfunción, repensamos nuestro enfoque. Simplificamos nuestro código para centrarnos solo en los cálculos centrales de FTLE, asumiendo que todos los datos necesarios estaban disponibles para cada ciclo. Al optimizar nuestra implementación, maximizamos el rendimiento y reducimos la latencia.

Nuestro análisis mostró que usar una arquitectura completamente en pipeline nos permitió lograr ganancias de rendimiento significativas. Por ejemplo, con un FPGA de alta frecuencia, podríamos alcanzar una tasa de procesamiento de 500 millones de puntos por segundo para el caso 2D.

Para mejorar aún más el rendimiento, apuntamos a un uso eficiente de la memoria. Notamos que el algoritmo original FTLE dependía en gran medida de leer datos de la memoria, lo que era un cuello de botella en nuestros cálculos. Para abordar esto, precomputamos los datos necesarios de vecinos para los cálculos y los almacenamos en una lista regular. Esto redujo el número de accesos a la memoria necesarios durante la ejecución de los cálculos principales.

#Gestión del acceso a la memoria

Gestionar cómo se accede a los datos desde la memoria impacta significativamente el rendimiento en implementaciones FPGA. Nuestro cálculo FTLE original estaba limitado por la memoria, lo que significa que su velocidad estaba limitada principalmente por qué tan rápido podía leer y escribir datos de la memoria.

Para optimizar aún más el acceso a la memoria, creamos una lista de puntos vecinos para cada cálculo. Esta lista contenía un número específico de índices que apuntaban a datos relacionados, dependiendo de si el cálculo era en 2D o 3D. Almacenar esta información como una lista regular permitió operaciones de memoria más predecibles y eficientes.

Incluso en este nuevo enfoque, la gestión de la memoria siguió siendo un factor crítico. El uso de memoria de alto ancho de banda (HBM) podría proporcionar mejoras significativas en la velocidad. HBM es un tipo de memoria que es muy rápida y adecuada para tareas de computación de alto rendimiento. Funciona con un ancho de banda mucho mayor en comparación con la DRAM estándar, proporcionando un acceso más rápido a los datos.

#Logros y Conclusiones

A través de este trabajo, logramos mejoras de rendimiento notables para los cálculos de FTLE en FPGAs. Nuestros resultados mostraron que los cálculos de punto flotante podían ser computados de manera eficiente, rindiendo aproximadamente 24.6 GFLOPS para cálculos 2D y 61.8 GFLOPS para cálculos 3D.

También aprendimos que ciertos tipos de cálculos, como determinar vecinos, son más adecuados para el procesamiento tradicional de CPU en lugar de FPGA. Esto se debe a que estas tareas pueden ser irregulares y complejas, haciéndolas menos eficientes para ejecutarse en un setup de hardware programado.

Mirando hacia adelante, vemos el potencial de usar herramientas HLS y tecnologías FPGA para mejorar aún más la computación científica. La exploración continua en el uso eficiente de la memoria y métodos para acelerar la determinación de vecinos podría ofrecer resultados aún mejores.

#Direcciones Futuras

Nuestros hallazgos indican que, aunque las FPGAs tienen un gran potencial para mejorar el rendimiento en cálculos de dinámica de fluidos, todavía hay obstáculos por superar. El trabajo futuro se centrará en optimizar el código HLS para FPGAs de Xilinx, encontrar los mejores métodos para la determinación de vecinos y aprovechar la memoria de alto ancho de banda para maximizar los beneficios de la tecnología FPGA.

Al abordar estos desafíos y refinar nuestro enfoque, esperamos hacer contribuciones significativas al campo de la dinámica de fluidos computacional. La combinación de herramientas HLS y tecnología FPGA ofrece posibilidades emocionantes para investigadores que buscan ampliar los límites de las simulaciones y análisis científicos.