Fortschritte bei der Spurrekonstruktion am HL-LHC
Das ATLAS-Experiment verbessert die Spurrekonstruktionsfähigkeiten für hohe Datenraten am HL-LHC.
― 6 min Lesedauer
Inhaltsverzeichnis
- Der High Luminosity LHC
- Das Trigger- und Datenakquisitions-Upgrade (TDAQ)
- Trackrekonstruktion und Trigger-Systeme
- Das Pattern Recognition Mezzanine (PRM)
- Herausforderungen des HTT-Systems
- Leistungstests der PRM-Firmware
- Takt- und Energiemanagement
- Leistungsevaluierung
- Zukünftige Designüberlegungen
- Fazit
- Originalquelle
- Referenz Links
Das ATLAS-Experiment am High Luminosity Large Hadron Collider (HL-LHC) wird grosse Fortschritte in der Teilchenphysik machen. Eine der wichtigsten Aufgaben in diesem Experiment ist es, die Bahnen von geladenen Teilchen, die Tracks genannt werden, effizient zu rekonstruieren. Das ist entscheidend, um in Echtzeit während der Teilchenkollisionen Daten auszuwählen. Um das zu erreichen, werden massgeschneiderte Hardware und Software entwickelt, wobei der Fokus auf einem Hardware Tracking Trigger (HTT) System liegt, das Daten schnell und effizient verarbeitet.
Der High Luminosity LHC
Der HL-LHC wird voraussichtlich 2029 in Betrieb gehen. Er wird Protonen mit einer höheren Frequenz kollidieren, was dazu führt, dass bei jedem Bunch-Crossing mehr Kollisionen gleichzeitig stattfinden. Diese Zunahme an Kollisionen, bekannt als Pile-Up, wird die Datenanalyse komplizierter machen, weshalb es wichtig ist, alle Experimente, einschliesslich ATLAS, aufzurüsten.
ATLAS plant, einen neuen Tracking-Detektor namens Inner Tracker (ITk) zu implementieren, der vollständig aus Siliziumdetektoren bestehen wird. Dieses Upgrade zielt darauf ab, den erhöhten Datenfluss und die Komplexität effizient zu bewältigen.
Das Trigger- und Datenakquisitions-Upgrade (TDAQ)
Aktuell erzeugt ATLAS während des Betriebs eine riesige Menge an Daten – über 60 Terabyte pro Sekunde. Allerdings ist nur ein kleiner Teil dieser Daten nützlich für die physikalische Forschung. Deshalb muss ein TDAQ-System relevante Ereignisse schnell auswählen.
Das TDAQ-System benötigt bedeutende Verbesserungen, um mit den erwarteten Bedingungen am HL-LHC klarzukommen. Die wichtigen Änderungen umfassen:
- Erhöhung der Ausleserate des Detektors
- Verbesserung der Datenauswahl und Handhabungsprozesse
- Sicherstellung ausreichender Flexibilität für vielfältige physikalische Forschungen
Die Trackrekonstruktion ist in diesem Prozess entscheidend, da sie hilft, zwischen signifikanten Ereignissen und denen zu unterscheiden, die durch das Hintergrundrauschen anderer Kollisionen verursacht werden.
Trackrekonstruktion und Trigger-Systeme
Das Trigger-System für ATLAS besteht aus zwei Hauptstufen. Die erste ist der hardwarebasierte Level-0 Trigger, der eingehende Daten schnell scannt. Die zweite ist der softwarebasierte Event Filter, der nach der Level-0 Auswahl eine detailliertere Analyse durchführt.
Der Event Filter wird ein spezielles Hardware-System namens HTT integrieren. Dieses System zielt darauf ab, Geschwindigkeit und Effizienz im Vergleich zu CPU-basierten Verarbeitungsfarmen zu verbessern.
Regionale und Vollscan-Tracking
Das HTT-System hat zwei Modi zur Datenverarbeitung: regionales Tracking und Vollscan-Tracking.
- Regionales Tracking konzentriert sich auf bestimmte Bereiche im Detektor, was eine schnelle Verarbeitung potenzieller Tracks ermöglicht.
- Vollscan-Tracking untersucht alle Daten, was notwendig ist, um komplexe Ereignisse, wie solche mit Hadronen, zu identifizieren.
Das regionale Tracking arbeitet mit einer höheren Rate, während das Vollscan-Tracking mehr Ressourcen und Zeit benötigt.
Das Pattern Recognition Mezzanine (PRM)
Im Kern des HTT-Systems steht das Pattern Recognition Mezzanine (PRM), das für den ersten Schritt der Trackrekonstruktion verantwortlich ist.
- Das PRM kann Daten aus mehreren Detektorschichten verarbeiten und kombiniert Informationen von Silizium-Pixeln und -Streifen, um potenzielle Tracks zu identifizieren.
- Diese Platine nutzt Intel Stratix 10 MX FPGAs, die die notwendige Rechenleistung bieten, um verschiedene Algorithmen zur Trackauswahl auszuführen.
Das Design für das PRM wurde sowohl in Simulationen als auch in tatsächlichen Hardware-Setups getestet, um die Wirksamkeit bei der Handhabung hoher Datenraten und niedriger Latenzanforderungen sicherzustellen.
Hardware-Design des PRM
Das PRM verfügt über 20 Associative Memory (AM) ASICs, die in der Mustererkennung helfen, indem sie erkannte Signale schnell mit gespeicherten Mustern vergleichen. Diese Fähigkeit ist entscheidend, um sicherzustellen, dass potenzielle Tracks effizient erkannt werden.
Das System arbeitet basierend auf den eingehenden Daten von den ITk-Schichten, wo Cluster von Treffern gruppiert und verarbeitet werden. Die FPGAs im PRM steuern die Kommunikation und wenden Algorithmen zur Rekonstruktion der Tracks an.
Datenorganisation im PRM
Die Datenorganisation innerhalb des PRM ist für schnellen Zugriff und Verarbeitung ausgelegt. Eingehende Daten werden zuerst gruppiert, und Muster werden identifiziert. Die identifizierten Muster helfen dann im Rekonstruktionsprozess, indem sie wesentliche Informationen über die Bahnen der erfassten Teilchen bereitstellen.
Herausforderungen des HTT-Systems
Während der Betrieb des HL-LHC fortschreitet, wird das ATLAS TDAQ-System unterschiedlichen Herausforderungen gegenüberstehen. Dazu gehören:
- Erhöhte Komplexität der Ereignisauswahl durch mehr Pile-Up
- Höhere Datenraten von einem viel grösseren Detektorsystem
- Die Notwendigkeit einer schnellen Datenübertragung und -verarbeitung
Das HTT-System zielt darauf ab, diese Herausforderungen zu meistern, indem es eine spezialisierte hardwarebasierte Lösung für die effiziente Trackrekonstruktion bereitstellt.
Leistungstests der PRM-Firmware
Die Firmware für das PRM wurde entwickelt und mit einem Intel Stratix 10 MX Entwicklungskit getestet. Dieses Kit simuliert eng die Hardware, die für die PRM-Platine geplant ist. Während der Tests wurden verschiedene Szenarien simuliert, um die Leistung zu bewerten.
Ressourcennutzung in der Firmware
Die Testphase zeigte, wie verschiedene Komponenten der Firmware Hardware-Ressourcen nutzten. Der Track Fitter Block verbraucht beispielsweise die meisten Logikressourcen, da er die Kernfunktionen der Datenverarbeitung und der Anpassung der Tracks übernimmt.
Takt- und Energiemanagement
Um sicherzustellen, dass das PRM innerhalb der erforderlichen Spezifikationen arbeitet, ist eine sorgfältige Planung hinsichtlich Taktfrequenz und Energiemanagement notwendig. Die PRM-Firmware zielt darauf ab, dass der Track Fitter mit 200MHz läuft, während die andere Logik mit 250MHz arbeitet. Die Energieanalyse hat gezeigt, dass effektive Massnahmen zur Wärmeabfuhr erforderlich sind, um die von den Komponenten erzeugte Wärme zu managen.
Leistungsevaluierung
Die Leistung der PRM-Firmware wurde mit simulierten Ereignissen bewertet. Diese Tests simulieren realistische Bedingungen, unter denen verschiedene Tracks die ITk-Schichten kreuzen. Das Ziel ist es zu verstehen, wie schnell das System unter verschiedenen Lasten und Konfigurationen reagieren kann.
Latenz in der Verarbeitung
Latenz ist ein entscheidender Faktor, um sicherzustellen, dass das System die schnellen Reaktionszeiten erfüllt, die für die Datenauswahl erforderlich sind. Leistungsevaluierungen zeigen, wie schnell Muster abgerufen und verarbeitet werden können. Diese Messungen helfen, Engpässe zu identifizieren und zukünftige Optimierungen zu leiten.
Zukünftige Designüberlegungen
Trotz der erfolgreichen ersten Entwicklung des PRM gibt es Möglichkeiten zur Verbesserung. Dazu gehören:
- Optimierung des Track Fitters, um dessen Ressourcenverbrauch zu reduzieren
- Verbesserung der Latenz durch Optimierung, wie Konstanten abgerufen werden
- Steigerung der Gesamteffizienz durch bessere Nutzung der verfügbaren Hardware
Die Umsetzung dieser Änderungen könnte es dem HTT-System ermöglichen, alle Leistungsanforderungen in Anbetracht der herausfordernden Bedingungen am HL-LHC zu erfüllen.
Fazit
Die Entwicklung des PRM als Teil des HTT-Systems stellt einen signifikanten Fortschritt in Richtung einer Echtzeit-Trackrekonstruktion für das ATLAS-Experiment am HL-LHC dar. Trotz der Herausforderungen durch erhöhte Datenraten und Komplexität zeigt die hier skizzierte Arbeit das Potenzial von Hardwarelösungen, um diesen Anforderungen gerecht zu werden. Kontinuierliches Testen und Optimieren wird entscheidend sein, um sicherzustellen, dass das System die Präzision liefern kann, die für bahnbrechende physikalische Entdeckungen in der Zukunft erforderlich ist.
Titel: Intel Stratix 10 FPGA design for track reconstruction for the ATLAS experiment at the HL-LHC
Zusammenfassung: The fast reconstruction of charged particle tracks with high efficiency and track quality is an essential part of the online data selection for the ATLAS experiment at the High-Luminosity LHC. Dedicated custom designed hardware boards and software simulations have been developed to assess the feasibility of a Hardware Tracking Trigger (HTT) system. The Pattern Recognition Mezzanine (PRM), as part of the HTT system, has been designed to recognize track candidates in silicon detectors with Associative Memory ASICs and to select and reconstruct tracks using linearized algorithms implemented in an Intel Stratix 10 MX FPGA. The highly parallelized FPGA design makes extensive use of the integrated High-Bandwidth-Memory. In this paper, the FPGA design for the PRM board is presented. Its functionalities have been verified in both simulations and hardware tests on an Intel Stratix 10 MX development kit.
Autoren: A. Camplani, S. Dittmeier, A. Annovi, K. Axiotis, R. Beccherle, N. Biesuz, R. Brenner, S. Débieux, M. Ellert, P. Francavilla, P. Giannetti, K. Kordas, M. Mårtensson, P. Mastrandrea, C. Noulas, J. Oechsle, M. Piendibene, R. Poggi, A. Schöning, A. Sfyrla, C. L. Sotiropoulou, J. Steentoft, T. Tsiakiris, S. Xella, J. Zinßer
Letzte Aktualisierung: 2023-05-16 00:00:00
Sprache: English
Quell-URL: https://arxiv.org/abs/2302.13609
Quell-PDF: https://arxiv.org/pdf/2302.13609
Lizenz: https://creativecommons.org/licenses/by/4.0/
Änderungen: Diese Zusammenfassung wurde mit Unterstützung von AI erstellt und kann Ungenauigkeiten enthalten. Genaue Informationen entnehmen Sie bitte den hier verlinkten Originaldokumenten.
Vielen Dank an arxiv für die Nutzung seiner Open-Access-Interoperabilität.
Referenz Links
- https://docs.google.com/spreadsheets/d/1-1LsPMhyNMH_LFdNJPvhpnElOxTdN35SyMxPK15R-vQ/edit?usp=sharing
- https://www.tablesgenerator.com/#
- https://courses.engr.illinois.edu/ece411/fa2019/mp/qts_qii53018.pdf
- https://cds.cern.ch/record/2317178/files/ATL-COM-DAQ-2018-039.pdf
- https://docs.google.com/presentation/d/144KEAP51kNW3gwiL2iWd1P6-MVhD02DyS0hJi0rGvj8/edit?usp=sharing
- https://cds.cern.ch/record/2284929
- https://doi.org/10.1088/1748-0221/3/08/s08003
- https://cds.cern.ch/record/2055248
- https://cds.cern.ch/record/2285585
- https://cds.cern.ch/record/2257755
- https://cds.cern.ch/record/2285584
- https://cds.cern.ch/record/2776651
- https://cds.cern.ch/record/2802799
- https://cds.cern.ch/record/2320701
- https://www.picmg.org
- https://interlakenalliance.com/wp-content/uploads/2019/12/
- https://cds.cern.ch/record/1602235
- https://atlas-project-felix.web.cern.ch/atlas-project-felix/publications.html
- https://cds.cern.ch/record/2709188
- https://archive.org/details/sgmii
- https://doi.org/10.22323/1.373.0049
- https://www.intel.com/content/www/us/en/docs/programmable/683189/
- https://eda.sw.siemens.com/en-US/ic/questa/simulation/advanced-simulator/
- https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/
- https://www.intel.com/content/www/us/en/programmable/quartushelp/13.0/