チップデザインを守る新しいアプローチ
ISFETを使うと、集積回路の逆工学に対するセキュリティが強化されるよ。
― 1 分で読む
目次
多くのチップを設計する会社は、実際にチップを作るために外部の工場に頼らざるを得ないんだ。チップを作るための工場を建てるのはすごく高くて複雑だからね。でも、これには欠点もあって、外部の工場と協力することでセキュリティリスクが増えるんだ。大きなリスクの一つがリバースエンジニアリング(RE)で、誰かがチップを分解してどう動いてるかを解明しようとすることなんだ。もし成功したら、貴重な設計を盗んで、偽物のチップを作ったり技術を悪用したりできるかもしれない。
リバースエンジニアリングの問題
リバースエンジニアリングは、チップの物理的構造や機能を暴露しちゃって、知的財産の盗難や偽造などの問題を引き起こす可能性がある。攻撃者はチップを一層ずつ剥がして情報を集めることができるんだ。特殊な技術を使って接続部分やチップの異なる部分がどのように相互作用しているかを詳しく見ることができる。この情報を使って設計を再現できるかもしれなくて、違法コピーを作れるようになるんだ。
攻撃者はチップの機能を調べるために、高度な画像取得技術やプロービング技術など、いろんな方法を使う。これによってチップのレイアウトや機能に関する重要な情報を集めることができる。チップの外装を剥がした後、攻撃者は内部層を写真に撮るかもしれないし、金属接続部分を撮影してデバイスがどのように接続しているかを特定する手助けをするかもしれない。こうして集めた情報を組み合わせることで、攻撃者は最終的にチップの設計を再現し、不正に販売することができるんだ。
リバースエンジニアリングに対抗する方法
自分たちの設計をリバースエンジニアリングから守るために、研究者たちはいくつかの方法を提案している。例えば、ゲートカモフラージングが挙げられる。この方法の主な目標は、特定の論理ゲートの機能を隠すことで、物理的構造を調べただけではリバースエンジニアリングが難しくなるようにすることなんだ。
提案されている方法の一つに、スレッショルド電圧定義(TVD)論理がある。これは異なるタイプのトランジスタを使って機能を隠しつつ、同じ物理的レイアウトを維持する方法なんだ。でも、TVDの効果については懸念が残る。攻撃者は特定のプロファイリング技術を使って隠れた情報を暴露できる可能性があるからね。
強化されたセキュリティの必要性
リバースエンジニアリングや知的財産の盗難から集積回路(IC)を安全に守るためには、新しいアプローチが必要なんだ。ここでアイオンサステニブフィールド効果トランジスタ(ISFET)を新しい方法で使うアイデアが登場する。従来の方法に頼るのではなく、ISFETはチップが作られた後でも再構成できる特性を持っていて、攻撃者に対するより強い防御を提供できるんだ。
ISFETをTVD論理のセットアップに使うことで、セキュリティが大幅に向上する。伝統的なTVD論理では変更するためにチップを再製造する必要があるけど、ISFETデバイスでは製造後に調整をすることができる。つまり、ゲートの構成を異なる条件に応じて変更できるってことだ。
ISFETの動作原理
ISFETは普通のトランジスタと似たように動作するけど、特定の溶液と相互作用する追加の層があるんだ。これによって、製造時に固定されるのではなく、しきい値電圧という重要な特性が周囲の溶液を変えることで変更できる。周囲の溶液のイオン濃度を調整することで、ISFETの機能を製造後に設定できるんだ。
提案されたISFET-TVD論理ゲート
この新しいアイデアは、ISFETの柔軟性とTVD論理のカモフラージング機能を組み合わせている。提案されたISFET-TVDゲートは、チップ上のすべての論理ゲートに同じレイアウトを保持するから、作った後でも変更できるんだ。ISFETに接触する溶液のイオン濃度を変えることで、チップはAND、OR、XOR演算などの異なるブール関数を実行するように適応できる。
製造後にゲートの動作を変更できる能力が、潜在的な攻撃者に対して複雑さを追加している。機能が変わるチップに対処しなきゃいけなくなるから、リバースエンジニアリングが難しくなるんだ。
新しい論理ゲートのテスト
ISFET-TVD設計の効果を確認するために、これらのゲートがどれだけうまく機能するかをシミュレーションするテストが行われた。これには、さまざまな条件下でゲートがどう振る舞うかを模倣するためにコンピューターモデルを使ったんだ。期待される結果が得られたことで、ISFET-TVDゲートが従来のゲートに効果的に置き換えられることが確認された。
従来のTVD論理とISFET-TVD論理の比較
二つの論理ゲートの間にはいくつかの重要な違いがある。従来のTVD論理は各機能に異なるしきい値インプラントを持つトランジスタを必要とする。一方、ISFET-TVD論理はISFETの特性を変える能力を利用して、ユニバーサルデザインを実現している。つまり、同じ回路図がさまざまな論理機能を果たすことができ、柔軟性とセキュリティを同時に提供できるってわけ。
両方の論理ゲートはチップ上で似たようなスペースを取ることができるけど、ISFET-TVDゲートは動作プロセスをサポートするために電極が追加されるため、少しだけ面積が必要かもしれない。
今後の課題
ISFET技術は有望だけど、いくつかの課題も抱えている。一つは、ISFETは従来のトランジスタに比べて複雑で、遅延や電力消費が増える可能性があること。これらのデバイスがより迅速かつ効率的に動作するように改善するための取り組みが続けられるだろう。
将来の展望
今後、ISFET-TVD技術の洗練にもっと多くの研究が集中することになる。目指すのは効率を改善しつつ、セキュリティ機能を維持すること。これは特定の操作に必要なISFETの数を減らして、より大規模なシステムへの統合を容易にすることも含まれるかもしれない。
全体的に、ISFETをゲートカモフラージングに使うという考え方は、リバースエンジニアリングや盗難から半導体設計を守るためのエキサイティングな進展を示している。チップが作られた後でも変更が可能になることで、集積回路のセキュリティが大幅に向上し、将来の貴重な技術革新を守る手助けができるんだ。
タイトル: Gate Camouflaging Using Reconfigurable ISFET-Based Threshold Voltage Defined Logic
概要: Most chip designers outsource the manufacturing of their integrated circuits (ICs) to external foundries due to the exorbitant cost and complexity of the process. This involvement of untrustworthy, external entities opens the door to major security threats, such as reverse engineering (RE). RE can reveal the physical structure and functionality of intellectual property (IP) and ICs, leading to IP theft, counterfeiting, and other misuses. The concept of the threshold voltage-defined (TVD) logic family is a potential mechanism to obfuscate and protect the design and prevent RE. However, it addresses post-fabrication RE issues, and it has been shown that dopant profiling techniques can be used to determine the threshold voltage of the transistor and break the obfuscation. In this work, we propose a novel TVD modulation with ion-sensitive field-effect transistors (ISFETs) to protect the IC from RE and IP piracy. Compared to the conventional TVD logic family, ISFET-TVD allows post-manufacture programming. The ISFET-TVD logic gate can be reconfigured after fabrication, maintaining an exact schematic architecture with an identical layout for all types of logic gates, and thus overcoming the shortcomings of the classic TVD. The threshold voltage of the ISFETs can be adjusted after fabrication by changing the ion concentration of the material in contact with the ion-sensitive gate of the transistor, depending on the Boolean functionality. The ISFET is CMOS compatible, and therefore implemented on 45 nm CMOS technology for demonstration.
著者: Elmira Moussavi, Animesh Singh, Dominik Sisejkovic, Aravind Padma Kumar, Daniyar Kizatov, Sven Ingebrandt, Rainer Leupers, Vivek Pachauri, Farhad Merchant
最終更新: 2023-04-12 00:00:00
言語: English
ソースURL: https://arxiv.org/abs/2304.05686
ソースPDF: https://arxiv.org/pdf/2304.05686
ライセンス: https://creativecommons.org/licenses/by/4.0/
変更点: この要約はAIの助けを借りて作成されており、不正確な場合があります。正確な情報については、ここにリンクされている元のソース文書を参照してください。
オープンアクセスの相互運用性を利用させていただいた arxiv に感謝します。