Simple Science

Scienza all'avanguardia spiegata semplicemente

# Fisica# Strumentazione e rivelatori

Progressi nella ricostruzione del tracciato all'HL-LHC

L'esperimento ATLAS migliora le capacità di ricostruzione delle tracce per alti tassi di dato all'HL-LHC.

― 6 leggere min


Progressi nellaProgressi nellaricostruzione delletraiettorie in ATLASall'HL-LHC.ricostruzione dei tracciati efficienteSoluzioni pratiche hardware per una
Indice

L'esperimento ATLAS al High Luminosity Large Hadron Collider (HL-LHC) è pronto a fare enormi passi avanti nella fisica delle particelle. Uno dei compiti chiave in questo esperimento è ricostruire in modo efficiente i percorsi delle particelle cariche, noti come tracce. Questo è fondamentale per selezionare i dati in tempo reale durante le collisioni delle particelle. Per farlo, vengono sviluppati hardware e software personalizzati, concentrandosi su un sistema di Hardware Tracking Trigger (HTT) che elabora i dati in modo rapido ed efficiente.

Il High Luminosity LHC

L'HL-LHC dovrebbe iniziare a funzionare nel 2029. Colpirà protoni a una frequenza aumentata, portando a più collisioni che si verificano simultaneamente in ogni attraversamento di fascio. Questo aumento delle collisioni, noto come pile-up, complicherà l'analisi dei dati, rendendo cruciale aggiornare tutti gli esperimenti, incluso ATLAS.

ATLAS prevede di implementare un nuovo rivelatore di tracciamento chiamato Inner Tracker (ITk), che sarà composto interamente da rivelatori in silicio. Questo aggiornamento mira a gestire in modo efficiente il flusso di dati aumentato e la complessità.

L'Upgrade del Trigger e dell'Acquisizione Dati (TDAQ)

Attualmente, ATLAS genera una quantità enorme di dati durante il funzionamento: oltre 60 terabyte al secondo. Tuttavia, solo una piccola parte di questi dati è utile per la ricerca fisica. Pertanto, è necessario un sistema TDAQ per selezionare rapidamente gli eventi rilevanti.

Il sistema TDAQ dovrà subire miglioramenti significativi per far fronte alle condizioni previste all'HL-LHC. I cambiamenti importanti includono:

  • Aumentare la velocità di lettura del rivelatore
  • Migliorare i processi di selezione e gestione dei dati
  • Assicurare una flessibilità sufficiente per consentire ricerche fisiche diverse

La ricostruzione delle tracce è fondamentale in questo processo poiché aiuta a distinguere tra eventi significativi e quelli causati dal rumore di fondo di altre collisioni.

Ricostruzione delle Tracce e Sistemi di Trigger

Il sistema di trigger per ATLAS consiste in due livelli principali. Il primo è il Level-0 Trigger basato su hardware, che esamina rapidamente i dati in arrivo. Il secondo è l'Event Filter basato su software, che fa un'analisi più dettagliata dopo la selezione Level-0.

L'Event Filter incorporerà un sistema hardware dedicato chiamato HTT. Questo sistema mira a migliorare la velocità e l'efficienza rispetto alle fattorie di elaborazione solo CPU.

Tracciamento Regionale e Full-Scan

Il sistema HTT ha due modalità per elaborare i dati: tracciamento regionale e tracciamento full-scan.

  • Il tracciamento regionale si concentra su aree specifiche di interesse all'interno del rivelatore, consentendo una rapida elaborazione delle potenziali tracce.
  • Il tracciamento full-scan esamina tutti i dati, necessario per identificare eventi complessi, come quelli che coinvolgono adroni.

Il tracciamento regionale opera a una velocità maggiore, mentre il tracciamento full-scan richiede più risorse e tempo.

Il Pattern Recognition Mezzanine (PRM)

Al centro del sistema HTT c'è il Pattern Recognition Mezzanine (PRM), responsabile del primo passo nella ricostruzione delle tracce.

  • Il PRM può elaborare dati provenienti da diversi strati del rivelatore, combinando informazioni da pixel e strisce di silicio per identificare potenziali tracce.
  • Questa scheda utilizza FPGA Intel Stratix 10 MX, che forniscono la potenza computazionale necessaria per eseguire vari algoritmi per la selezione delle tracce.

Il design del PRM è stato testato sia in simulazioni che in configurazioni hardware reali, garantendo la sua efficacia nel gestire alti tassi di dati e requisiti di bassa latenza.

Design Hardware del PRM

Il PRM presenta 20 ASIC di Memoria Associativa (AM), che aiutano nel riconoscimento dei modelli confrontando rapidamente i segnali rilevati con quelli memorizzati. Questa capacità è fondamentale per garantire che le tracce potenziali vengano riconosciute in modo efficiente.

Il sistema opera sulla base dei dati in arrivo dai livelli ITk, dove i cluster di colpi vengono raggruppati e lavorati. Le FPGA nel PRM gestiscono la comunicazione e applicano algoritmi per ricostruire le tracce.

Organizzazione dei Dati nel PRM

L'organizzazione dei dati all'interno del PRM è progettata per un accesso e una lavorazione rapidi. I dati in arrivo vengono prima raggruppati e i modelli vengono identificati. I modelli identificati aiutano quindi nel processo di ricostruzione fornendo informazioni essenziali sulle traiettorie delle particelle rilevate.

Sfide del Sistema HTT

Con il funzionamento dell'HL-LHC, il sistema TDAQ di ATLAS affronterà diverse sfide. Queste includono:

  • Maggiore complessità nella selezione degli eventi a causa di più pile-up
  • Tassi di dati più elevati da un sistema di rivelazione molto più grande
  • Necessità di rapida trasferimento e lavorazione dei dati

Il sistema HTT mira a soddisfare queste sfide fornendo una soluzione hardware specializzata per una ricostruzione efficiente delle tracce.

Test di Prestazioni del Firmware PRM

Il firmware per il PRM è stato sviluppato e testato utilizzando un kit di sviluppo Intel Stratix 10 MX. Questo kit replica da vicino l'hardware previsto per la scheda PRM. Durante i test, sono stati simulati vari scenari per valutare le prestazioni.

Utilizzo delle Risorse nel Firmware

La fase di test ha rivelato come i diversi componenti del firmware utilizzassero le risorse hardware. Il blocco Track Fitter, ad esempio, è noto per consumare la maggior parte delle risorse logiche, in quanto gestisce le funzioni principali di elaborazione dei dati e di adattamento delle tracce.

Gestione dell'Orologio e dell'Energia

Per garantire che il PRM operi entro le specifiche richieste, è necessaria una pianificazione attenta riguardo alla velocità dell'orologio e alla gestione dell'energia. Il firmware del PRM punta a far funzionare il Track Fitter a 200 MHz, mentre gli altri logici operano a 250 MHz. L'analisi energetica ha mostrato che sono necessarie misure efficaci di dissipazione termica per gestire il calore generato dai componenti.

Valutazione delle Prestazioni

Le prestazioni del firmware PRM sono state valutate utilizzando eventi simulati. Questi test simulano condizioni realistiche in cui varie tracce attraversano gli strati ITk. L'obiettivo è capire quanto velocemente il sistema può rispondere sotto carichi e configurazioni diverse.

Latenza nell'elaborazione

La latenza è un fattore chiave per garantire che il sistema soddisfi i tempi di risposta rapidi richiesti per la selezione dei dati. Le valutazioni delle prestazioni evidenziano quanto velocemente i modelli possano essere recuperati e elaborati. Queste misurazioni aiutano a identificare i colli di bottiglia e a guidare le future ottimizzazioni.

Considerazioni per il Design Futuro

Nonostante lo sviluppo iniziale di successo del PRM, ci sono opportunità per miglioramenti. Questi includono:

  • Snellire il Track Fitter per ridurre il suo utilizzo di risorse
  • Migliorare la latenza ottimizzando il modo in cui vengono recuperati i costanti
  • Migliorare l'efficienza complessiva facendo un uso migliore dell'hardware disponibile

Implementare questi cambiamenti potrebbe consentire al sistema HTT di soddisfare tutti i suoi requisiti di prestazioni di fronte alle difficili condizioni previste all'HL-LHC.

Conclusione

Lo sviluppo del PRM come parte del sistema HTT rappresenta un progresso significativo verso il raggiungimento della ricostruzione delle tracce in tempo reale per l'esperimento ATLAS all'HL-LHC. Nonostante le sfide poste da tassi di dati e complessità aumentati, il lavoro descritto qui dimostra il potenziale delle soluzioni hardware per soddisfare queste richieste. Test e ottimizzazione continui saranno essenziali per garantire che il sistema possa fornire la precisione richiesta per scoperte groundbreaking nella fisica in futuro.

Fonte originale

Titolo: Intel Stratix 10 FPGA design for track reconstruction for the ATLAS experiment at the HL-LHC

Estratto: The fast reconstruction of charged particle tracks with high efficiency and track quality is an essential part of the online data selection for the ATLAS experiment at the High-Luminosity LHC. Dedicated custom designed hardware boards and software simulations have been developed to assess the feasibility of a Hardware Tracking Trigger (HTT) system. The Pattern Recognition Mezzanine (PRM), as part of the HTT system, has been designed to recognize track candidates in silicon detectors with Associative Memory ASICs and to select and reconstruct tracks using linearized algorithms implemented in an Intel Stratix 10 MX FPGA. The highly parallelized FPGA design makes extensive use of the integrated High-Bandwidth-Memory. In this paper, the FPGA design for the PRM board is presented. Its functionalities have been verified in both simulations and hardware tests on an Intel Stratix 10 MX development kit.

Autori: A. Camplani, S. Dittmeier, A. Annovi, K. Axiotis, R. Beccherle, N. Biesuz, R. Brenner, S. Débieux, M. Ellert, P. Francavilla, P. Giannetti, K. Kordas, M. Mårtensson, P. Mastrandrea, C. Noulas, J. Oechsle, M. Piendibene, R. Poggi, A. Schöning, A. Sfyrla, C. L. Sotiropoulou, J. Steentoft, T. Tsiakiris, S. Xella, J. Zinßer

Ultimo aggiornamento: 2023-05-16 00:00:00

Lingua: English

URL di origine: https://arxiv.org/abs/2302.13609

Fonte PDF: https://arxiv.org/pdf/2302.13609

Licenza: https://creativecommons.org/licenses/by/4.0/

Modifiche: Questa sintesi è stata creata con l'assistenza di AI e potrebbe presentare delle imprecisioni. Per informazioni accurate, consultare i documenti originali collegati qui.

Si ringrazia arxiv per l'utilizzo della sua interoperabilità ad accesso aperto.

Altro dagli autori

Articoli simili