Avancées dans la technologie SRAM pour l'informatique sécurisée
Un nouveau design SRAM améliore l'efficacité et la sécurité pour les appareils modernes.
― 6 min lire
Table des matières
Dans notre monde moderne, la sécurité et l'efficacité en informatique sont super importantes, surtout dans les appareils connectés à Internet. Ces appareils ont souvent peu d'énergie et de ressources, donc il faut trouver des solutions rapides et économes en énergie. Une manière d'y arriver, c'est d'utiliser des types spéciaux de mémoire appelés SRAM, ou mémoire statique à accès aléatoire. Cette mémoire est rapide et elle est souvent utilisée dans des trucs comme les caches de CPU. Cependant, il y a des défis pour protéger les données stockées dans la SRAM.
Le besoin d'une mémoire sécurisée et efficace
Avec la montée de l'Internet des Objets (IoT) et de l'intelligence artificielle (IA), les appareils ont besoin de méthodes plus intelligentes pour traiter et stocker des données. Ces appareils doivent pouvoir réaliser des tâches complexes rapidement sans trop consommer d'énergie. Les réseaux de neurones binarisés (BNNs) sont une technologie qui aide à répondre à cette demande. Ils sont conçus pour fonctionner avec des formats de données plus simples, ce qui les rend plus rapides et moins gourmands en énergie.
Cependant, exécuter des opérations clés, comme XOR (ou exclusif), en mémoire peut être compliqué. Les configurations ordinaires permettent souvent d'utiliser seulement deux lignes de mémoire à la fois, limitant leur efficacité. Un meilleur design permettrait d'utiliser plusieurs lignes, ce qui améliorerait significativement les performances.
Les défis des designs actuels
Les designs SRAM actuels sont confrontés à plusieurs problèmes. D'une part, ils stockent souvent des informations sensibles, ce qui les rend vulnérables à divers types d'attaques qui peuvent compromettre la sécurité des données. Certaines attaques peuvent exploiter les propriétés des données stockées, permettant un accès non autorisé à des informations sensibles. D'autres vulnérabilités peuvent provenir de la façon dont la mémoire est structurée, menant à des problèmes comme l'empreinte de données ou la rémanence des données.
L'empreinte de données se produit quand les informations d'une opération influencent une opération suivante, tandis que la rémanence des données se produit quand de vieilles données restent accessibles même après qu'elles devraient être effacées. Ces deux problèmes peuvent causer des risques de sécurité, surtout dans les systèmes qui reposent sur des données sensibles.
Solutions proposées pour une SRAM améliorée
Pour répondre à ces préoccupations de sécurité et d'efficacité, un nouveau type de cellule SRAM a été développé. Ce design permet de traiter plusieurs lignes de données simultanément dans ce qu'on appelle un mode « massivement parallèle ». Cela signifie que plutôt que de n'utiliser que deux lignes à la fois, toute l'array mémoire peut être utilisée pour des opérations comme XOR en une seule fois. Cela améliore considérablement la vitesse et l'efficacité tout en utilisant la SRAM.
Caractéristiques du nouveau design SRAM
Le nouveau design SRAM intègre des composants supplémentaires qui aident à effectuer des opérations de manière sûre et efficace. Il dispose de neuf transistors au lieu des six habituels. Ce circuit supplémentaire permet un meilleur traitement des données binaires et aide à éviter les problèmes associés aux designs SRAM traditionnels.
En particulier, ce design permet un basculement rapide ou un changement des données stockées. En changeant les valeurs dans la mémoire rapidement et fréquemment, le système peut se protéger contre un accès non autorisé, rendant plus difficile pour les attaquants d'exploiter les données stockées.
Fonctionnalités du 9T SRAM
La SRAM proposée peut fonctionner en différents modes.
Mode Normal
En mode normal, la SRAM peut toujours lire et écrire des données comme une cellule SRAM typique. Les fonctions ajoutées n'affectent pas ses capacités de base ; elle fonctionne simplement plus rapidement et plus sûrement.
Mode Opération XOR
Lors de l'exécution d'opérations XOR, la SRAM peut rapidement combiner des données provenant de plusieurs lignes. Cela est réalisé grâce à un processus en deux étapes qui utilise les caractéristiques spéciales du nouveau design de circuit. Pendant ce processus, les valeurs de différents bits peuvent être manipulées simultanément, permettant un traitement rapide et efficace.
Mode de Basculement de Données
De plus, le design permet un mode de basculement de données. Dans ce mode, la mémoire peut complètement changer son contenu en un seul cycle, réinitialisant efficacement ses valeurs. Cette fonction aide à maintenir la sécurité en réduisant les chances de fuite de données non intentionnelle et d'attaques.
Mode Effacement
En outre, la SRAM peut effacer son contenu de manière efficace. Cela signifie que s'il y a une menace ou une indication que des données sensibles pourraient être compromises, le système peut rapidement effacer le contenu, maintenant ainsi l'intégrité des données.
Améliorations des Performances
Le nouveau design promet des améliorations significatives par rapport à la SRAM traditionnelle. Des tests montrent qu'elle a des niveaux de consommation d'énergie comparables tout en améliorant les performances. Avec les fonctions ajoutées d'opérations XOR, de basculement de données et d'effacement sécurisé, elle se démarque comme une solution polyvalente pour les applications informatiques sécurisées.
Résultats de Simulation
Les simulations de ce nouveau design SRAM ont démontré que l'ajout de transistors supplémentaires n'affecte pas négativement les performances. Les marges de bruit, qui mesurent comment la SRAM peut maintenir ses valeurs sous différentes conditions, restent stables. Cela montre que le design est robuste et peut gérer les perturbations externes sans perdre l'intégrité des données.
De plus, la capacité d'effectuer des opérations XOR à grande échelle permet à la nouvelle SRAM de gérer des tâches complexes plus efficacement que les modèles précédents. Cette capacité est essentielle dans des applications qui peuvent nécessiter un traitement intensif des données, comme dans les charges de travail d'IA.
Conclusion
En conclusion, la SRAM 9T récemment conçue offre une solution prometteuse pour l'avenir de la mémoire sécurisée et efficace en informatique. En permettant des opérations massivement parallèles et en offrant des fonctionnalités de sécurité robustes, ce design répond aux demandes croissantes des applications en IA et IoT. À mesure que notre technologie avance et que le besoin de traitement rapide et sécurisé des données augmente, des innovations comme celle-ci seront cruciales pour garantir que nos appareils puissent faire face aux défis à venir. L'équilibre entre performance, efficacité énergétique et sécurité prépare le terrain pour une nouvelle vague de technologies informatiques capables de gérer les complexités de notre monde connecté.
Titre: A 9 Transistor SRAM Featuring Array-level XOR Parallelism with Secure Data Toggling Operation
Résumé: Security and energy-efficiency are critical for computing applications in general and for edge applications in particular. Digital in-Memory Computing (IMC) in SRAM cells have widely been studied to accelerate inference tasks to maximize both throughput and energy efficiency for intelligent computing at the edge. XOR operations have been of particular interest due to their wide applicability in numerous applications that include binary neural networks and encryption. However, existing IMC circuits for XOR acceleration are limited to two rows in a memory array and extending the XOR parallelism to multiple rows in an SRAM array has remained elusive. Further, SRAM is prone to both data imprinting and data remanence security issues, which poses limitations on security . Based on commerical Globalfoundries 22nm mode, we are proposing a novel 9T SRAM cell such that multiple rows of data (entire array) can be XORed in a massively parallel single cycle fashion. The new cell also supports data-toggling within the SRAM cell efficiently to circumvent imprinting attacks and erase the SRAM value in case of remanence attack.
Auteurs: Zihan Yin, Annewsha Datta, Shwetha Vijayakumar, Ajey Jacob, Akhilesh Jaiswal
Dernière mise à jour: 2023-08-11 00:00:00
Langue: English
Source URL: https://arxiv.org/abs/2309.03204
Source PDF: https://arxiv.org/pdf/2309.03204
Licence: https://creativecommons.org/licenses/by/4.0/
Changements: Ce résumé a été créé avec l'aide de l'IA et peut contenir des inexactitudes. Pour obtenir des informations précises, veuillez vous référer aux documents sources originaux dont les liens figurent ici.
Merci à arxiv pour l'utilisation de son interopérabilité en libre accès.