AutoChipはEDAのフィードバックを使って、LLMによるVerilogコード生成を改善してるよ。
Jason Blocklove, Shailja Thakur, Benjamin Tan
― 1 分で読む
Siddharth Garg
Masala-CHAIは電子回路設計のためのSPICEネットリスト生成を効率化するよ。
Jitendra Bhandari, Vineet Bhat, Yuheng He
― 1 分で読む
TruncFormerは、大きな言語モデルのプライベート推論を早くしつつ、データを安全に保つんだ。
Patrick Yubeaton, Jianqiao Cambridge Mo, Karthik Garimella
― 1 分で読む
異なるデータタイプ間で機械がどのように類似性を認識するかを測る新しいアプローチ。
Sara Ghazanfari, Siddharth Garg, Nicolas Flammarion
― 1 分で読む