Haoxing Ren

VerilogCoder usa l'AI per semplificare e migliorare i compiti di design dell'hardware.

Un nuovo benchmark valuta la capacità degli LLM di generare codice Verilog.

Nuovi metodi migliorano la sintesi ad alto livello attraverso un'esplorazione efficiente dello spazio di design.

La generazione automatizzata del codice DRC semplifica il design dei circuiti e migliora l'accuratezza.

Combinare modelli linguistici migliora il seguire le istruzioni nei compiti di design dei chip.