Siddharth Garg

Un nuevo método mejora la eficiencia y la calidad del diseño en la síntesis lógica usando machine learning.

ASCENT mejora la seguridad del hardware contra ataques de canal lateral de potencia durante el diseño.

Este artículo habla de modelos que consideran la incertidumbre para mejorar el análisis de campos vectoriales usando redes neuronales profundas.

Un nuevo método mejora la eficiencia de los LLM en la creación de diseños de hardware complejos.

AutoChip utiliza comentarios de EDA para mejorar la generación de código Verilog por LLMs.

Masala-CHAI simplifica la generación de netlists SPICE para el diseño de circuitos electrónicos.

TruncFormer acelera la inferencia privada para modelos de lenguaje grandes manteniendo los datos a salvo.

Un nuevo enfoque para medir cómo las máquinas perciben similitudes entre diferentes tipos de datos.