VerilogCoder nutzt KI, um Hardware-Designaufgaben einfacher und besser zu machen.
― 5 min Lesedauer
Haoxing Ren
Ein neuer Benchmark bewertet die Fähigkeit von LLMs, Verilog-Code zu generieren.
― 6 min Lesedauer
Neue Methoden verbessern die Hochsprachen-Synthese durch effiziente Erkundung des Entwurfsraums.
― 5 min Lesedauer
Automatisierte DRC-Code-Generierung macht die Schaltungsentwicklung einfacher und verbessert die Genauigkeit.
― 6 min Lesedauer
Das Kombinieren von Sprachmodellen verbessert das Befolgen von Anweisungen bei Chip-Design-Aufgaben.
― 7 min Lesedauer