Accélérer les calculs en dynamique des fluides avec des FPGAs

Les FPGAS, ou Field Programmable Gate Arrays, sont des puces informatiques spéciales qu'on peut programmer pour faire des tâches spécifiques. Elles deviennent populaires pour accélérer les calculs scientifiques. Un domaine où les FPGAs semblent prometteurs, c'est la dynamique des fluides, qui étudie comment des fluides comme l'eau ou l'air se déplacent et se comportent. Un calcul précis dans ce domaine est l'Exponent de Lyapunov en Temps Fini (FTLE). Ce calcul aide les chercheurs à analyser le mouvement des fluides plus efficacement.

Le but de notre travail, c'est d'utiliser les FPGAs pour accélérer le calcul FTLE en utilisant des outils de Synthèse de haut niveau (HLS). Les outils HLS permettent aux programmeurs d'écrire du code en C ou C++ pour créer des descriptions matérielles, qui peuvent ensuite être utilisées pour programmer des FPGAs. Ce processus facilite la conception et l'optimisation du matériel nécessaire pour les calculs.

#C'est Quoi la Synthèse de Haut Niveau ?

La Synthèse de Haut Niveau est une méthode utilisée pour transformer des langages de programmation de haut niveau en descriptions matérielles. Par exemple, Xilinx propose un outil appelé Vitis HLS qui aide les gens à concevoir des systèmes FPGA en utilisant C++. Cela permet aux développeurs de se concentrer sur les éléments de conception principaux, comme la structure et l'optimisation de leur code pour l'efficacité. Les outils HLS peuvent gérer automatiquement de nombreuses tâches complexes qui nécessiteraient autrement une connaissance détaillée des langages de programmation matériel, comme VHDL ou Verilog.

Avec HLS, les concepteurs peuvent mettre en œuvre des capacités comme le pipelining, une technique qui permet de faire plusieurs opérations en même temps. C'est crucial pour les tâches qui impliquent des calculs lourds, comme la dynamique des fluides. HLS aide aussi à choisir les meilleures manières d'effectuer des opérations mathématiques, ce qui est important car différentes méthodes peuvent prendre des temps et des ressources différents.

#Avantages des Outils HLS

Utiliser les outils HLS a plusieurs avantages. Premièrement, ça simplifie le processus de conception du matériel, car les programmeurs peuvent travailler avec des langages de programmation familiers. Ça réduit le risque de faire des erreurs souvent liées à des tâches de programmation matériel plus complexes.

Deuxièmement, les outils HLS peuvent améliorer la portabilité du code, ce qui signifie que le même code peut être utilisé sur différentes plateformes sans avoir besoin de gros changements. C'est particulièrement utile pour les scientifiques et ingénieurs qui doivent faire tourner des simulations sur divers matériels.

Enfin, les outils HLS peuvent aider à optimiser des algorithmes pour des tâches spécifiques. Par exemple, ils peuvent trouver la meilleure façon d'implémenter des fonctions mathématiques, ce qui peut rendre les calculs plus rapides et moins gourmands en ressources.

#Implémentation du FTLE sur FPGA

Dans notre étude, on s'est concentré sur l'implémentation du calcul FTLE sur un FPGA en utilisant Vitis HLS. On a commencé avec une version simple de l'algorithme FTLE, mais on a réalisé qu'il avait des problèmes de performance une fois traduit sur le FPGA. Le code initial était trop complexe pour que l'outil puisse l'optimiser efficacement.

Pour améliorer ça, on a ciblé des caractéristiques matérielles spécifiques, comme un système de Mémoire à quatre banques courant dans les FPGAs modernes. Avec quelques ajustements, on a réussi à augmenter le débit de l'algorithme 2D à 125 millions de points par seconde et celui de l'algorithme 3D à environ 59,5 millions de points par seconde.

Cependant, on a vite réalisé que cette implémentation n'exploitait pas pleinement les capacités du FPGA. La bande passante mémoire était sous-utilisée, ce qui voulait dire que le système pouvait gérer plus de données, mais on n'en profitait pas au max.

#Redesign du Processus

En reconnaissant cette sous-performance, on a repensé notre approche. On a simplifié notre code pour se concentrer uniquement sur les calculs de base du FTLE, en supposant que toutes les données nécessaires étaient disponibles à chaque cycle. En rationalisant notre implémentation, on a maximisé le débit et réduit la latence.

Notre analyse a montré que l'utilisation d'une architecture entièrement pipelinée nous a permis d'obtenir des gains de performance significatifs. Par exemple, avec un FPGA haute fréquence, on pouvait atteindre un taux de traitement de 500 millions de points par seconde pour le cas 2D.

Pour améliorer encore la performance, on a visé une utilisation efficace de la mémoire. On a noté que l'algorithme FTLE original dépendait beaucoup de la lecture de données en mémoire, ce qui constituait un goulot d'étranglement dans nos calculs. Pour y remédier, on a pré-calculé les données de voisinage nécessaires pour les calculs et les a stockées dans une liste régulière. Ça a réduit le nombre d'accès en mémoire nécessaires pendant l'exécution des calculs principaux.

#Gestion des Accès Mémoire

Gérer comment les données sont accédées en mémoire a un impact significatif sur la performance des implémentations FPGA. Notre calcul FTLE original était limité par la mémoire, ce qui veut dire que sa vitesse était principalement limitée par la rapidité avec laquelle il pouvait lire et écrire des données.

Pour optimiser encore l'accès mémoire, on a créé une liste de points voisins pour chaque calcul. Cette liste contenait un certain nombre d'index pointant vers des données connexes, selon que le calcul était en 2D ou 3D. Stocker ces informations sous forme de liste régulière a permis des opérations mémoire plus prévisibles et efficaces.

Même dans cette nouvelle approche, la gestion de la mémoire est restée un facteur critique. L'utilisation de la mémoire à haute bande passante (HBM) pourrait offrir d'importantes améliorations de vitesse. L'HBM est un type de mémoire très rapide et adapté aux tâches de calcul haute performance. Elle fonctionne avec une bande passante beaucoup plus élevée que la DRAM standard, offrant un accès plus rapide aux données.

#Réalisations et Conclusions

Grâce à ce travail, on a obtenu des améliorations de performance notables pour les calculs FTLE sur FPGAs. Nos résultats ont montré que les calculs en virgule flottante pouvaient être effectués efficacement, atteignant environ 24,6 GFLOPS pour les calculs 2D et 61,8 GFLOPS pour les calculs 3D.

On a aussi appris que certains types de calculs, comme la détermination des voisins, sont mieux adaptés à un traitement traditionnel sur CPU plutôt que sur FPGA. C'est parce que ces tâches peuvent être irrégulières et complexes, rendant leur exécution moins efficace sur une configuration matérielle programmée.

En regardant vers l'avenir, on voit du potentiel pour utiliser les outils HLS et les technologies FPGA pour améliorer encore le calcul scientifique. Une exploration continue de l'utilisation efficace de la mémoire et des méthodes pour accélérer la détermination des voisins pourrait donner des résultats encore meilleurs.

#Directions Futures

Nos découvertes indiquent que bien que les FPGAs aient un grand potentiel pour améliorer les performances dans les calculs de dynamique des fluides, il reste encore des obstacles à surmonter. Les travaux futurs se concentreront sur l'optimisation du code HLS pour les FPGAs Xilinx, la recherche des meilleures méthodes pour la détermination des voisins, et l'exploitation de la mémoire à haute bande passante pour maximiser les avantages de la technologie FPGA.

En s'attaquant à ces défis et en affinant notre approche, on espère faire des contributions significatives au domaine de la dynamique des fluides computationnelle. La combinaison des outils HLS et de la technologie FPGA offre des possibilités excitantes pour les chercheurs cherchant à repousser les limites des simulations et analyses scientifiques.